x86 & Arm Rival, Arsitektur RISC-V Mengirimkan 10 Miliar Core

 Sumber : Jason R. Wilson - WCCFTECH


Calista Redmond, CEO RISC-V International, mengumumkan di Embedded World bahwa saat ini ada sepuluh miliar inti RISC-V di pasar.


Arsitektur ARM RISC-V telah mengirimkan 10 miliar core, dilaporkan lebih menonjol daripada arsitektur x86 & Arm untuk masa depan

RISC-V, diucapkan sebagai "risiko lima," adalah arsitektur set instruksi standar terbuka (ISA) yang disediakan di bawah lisensi sumber terbuka yang gratis untuk digunakan. Kumpulan instruksi dasar memiliki instruksi dengan panjang tetap 32-bit yang selaras secara alami, dan ISA mendukung ekstensi panjang variabel, yang berarti bahwa setiap instruksi dapat berupa panjang angka apa pun dalam paket 16-bit. Set instruksi hadir dalam rasa ruang alamat 32-bit dan 64-bit dan dibuat untuk rentang penggunaan yang luas. Berbagai subset mendukung semuanya, mulai dari sistem tertanam kecil hingga PC hingga superkomputer dengan prosesor vektor hingga komputer paralel yang dipasang di rak skala gudang.

Termasuk dengan berita ini adalah pengumuman persetujuan dari empat spesifikasi dan ekstensi baru mulai tahun ini. Keempat spesifikasi baru tersebut adalah:


Spesifikasi RISC-V untuk arsitek SBI lapisan firmware antara platform perangkat keras dan kernel sistem operasi menggunakan antarmuka biner aplikasi dalam mode supervisor (mode S atau mode VS). Abstraksi ini memungkinkan layanan platform umum di semua implementasi sistem operasi RISC-V. Banyak anggota RISC-V telah menerapkan spesifikasi RISC-V SBI dalam solusi RISC-V mereka, jadi meratifikasi spesifikasi akan memastikan pendekatan standar di seluruh ekosistem RISC-V, memastikan kompatibilitas. Pengembangan dan pengesahan spesifikasi ini dipimpin oleh Atish Patra dari Rivos, dengan pekerjaan yang dilakukan oleh Platform Horizontal Steering Committee.

Protokol UEFI RISC-V membawa standar UEFI yang ada ke platform RISC-V. Pengembangan dan pengesahan spesifikasi ini dipimpin oleh Sunil V L, Ventana Micro, dan Philipp Tomsich, VRULL GmbH, dengan pekerjaan yang dilakukan di Kelompok Kerja Teknis Perangkat Lunak yang Diistimewakan.

E-Trace untuk RISC-V mendefinisikan pendekatan yang sangat efisien untuk pelacakan prosesor yang menggunakan pelacakan cabang, ideal untuk men-debug semua jenis aplikasi mulai dari desain tertanam kecil hingga komputer super kuat. E-Trace untuk dokumentasi RISC-V menentukan sinyal antara inti RISC-V dan encoder (atau port masuk), algoritma jejak cabang terkompresi, dan format paket untuk merangkum informasi jejak cabang terkompresi. Pengembangan dan pengesahan spesifikasi ini dipimpin oleh Gajinder Panesar dari Picocom dan E-Trace Task Group RISC-V.

RISC-V Zmmul Multiply Only memungkinkan implementasi berbiaya rendah yang memerlukan operasi perkalian tetapi bukan pembagian dan merupakan bagian dari Spesifikasi Unprivileged RISC-V. Pengembangan dan ratifikasi perpanjangan ini dipimpin oleh Allen Baum, dengan pekerjaan yang dilakukan di Unprivileged ISA Committee.

Sumber Berita: IT Home, RISV.org

Komentar

Populer

Khasiat Batu Pasir Intan - Iklan10.com

G.I. Joe di ending film Transformer Rise of the beast